当前位置:首页 > 业界动态 > 光刻与EUVL > 正文

ASML投资高NA的EUV 光刻系统

发布时间: 2016-12-10 15:07:22   作者:本站编辑   来源: 本站原创   浏览次数:

  据最新报道,光刻领域领先的原始设备制造商ASML公司,已经注资10亿欧元现金用于收购ZEISS子公司Carl Zeiss SMT 24.9%的股份,并且计划在将来的6年间花费7亿6千万欧元用于高数值孔径(NA)极紫外(EUV)光刻设备的搭建和研发。目标光刻设备产品NA>0.5,可刻写8nm的栅极特征尺寸,使用歪像镜组以减少纳米尺寸掩模的投影效应。精妙的镜组工程设计使得该NA>0.5的光刻设备能够在维持相同光源功率及显影速度的条件下,达到与ASML当前阶段0.33 NA光刻机同等水平的产量。 

  光学系统里数值孔径(NA)的概念,是用于描述光学系统可接收或发出光线的角度范围的无量纲数值。高NA系统通过在更大角度范围内收集光束,从而可以分辨更细微的特征结构。用于反射EUV光线的镜面由超过50层原子尺寸的钼(Mo)、硅(Si)双层结构制作而成,在增加镜组宽度以获得更高NA的同时,也增大了用于获取特征结构投影的光线的角度分布。 

  在去年的“欧洲掩模与光刻大会”上,来自Zeiss的研究人员做了关于“高NA歪像镜组实现亚8nm 分辨率EUV光刻”的报告(doi:10.1117/12.2196393)。该文摘要总结了高NA的EUV光刻技术的内在难点和挑战: 

  对于这样一个拥有4倍放大率的高NA镜组系统,26×33 mm² 的全场尺寸和6"的掩模将不再可行。增大的主光束角度和掩模处更高的NA值使掩模的投影效应大到无法接受。这种投影效应只能通过增加系统的放大倍率来解决,从而降低系统的产率,或是需要更大尺寸的掩模。我们的研究展示了,在成像质量、产率和视场范围间最好的折衷是:采用所谓的歪像放大率、26×16.5 mm²的半视场,而沿用目前的6"掩模设施。 

  图2所示的是ASML公司计划在2020年后推出一套具有185 wph产能、套刻精度优于2 nm的光刻系统。ASML公司EUV产品部门的副主席Hans Meiling在接受Solid State Technology(固态技术)的独家访谈中解释了为什么不会在0.33 NA系统上升级NA>0.5的原因,即“NA>0.5的系统光路范围更大,因此需要全新的系统平台。歪像成像原理同样需要对工件台进行结构性调整。” 

  

  图2  EUV光刻步进扫描产品每小时产量和套刻精度指标的路线图,包括从0.33 NA至全新的>0.5 NA平台的变化。(来源:ASML

  8nm栅极距的特征尺寸下,小于2nm的套刻精度显得至关重要,尤其是在对接使用半视场、单次EUV曝光得到的刻线时。在使用EUV对ArF栅极分离时所形成的网格线金星分割时,同样需要很好的套刻精度。此外,除了高NA的镜片组,工程师们同样需要改进步进扫描机的多个部分,使其能够达到3nm的套刻精度,以满足计划于明年出货的0.33 NA的NXE:3400B型光刻机的技术指标承诺。 

   “要在不顾NA的条件下获取更好的套刻精度,就需要对晶片和掩模平台进行改进,”Meiling解释道。“光学镜片是影响套刻精度的众多因素之一。与之对比的是ArF浸没式光刻,其1.35的光路NA已经维持了几代产品不变,但光刻平台其它方面的改进使得其套刻精度取得了显著的提升。” 

  量产能力规划

  图3展示了歪像镜头系统需要歪像掩模的情况,因此,NA由0.33提升至大于0.5,需要全新设计的掩模板。对于相对较大的芯片而言,原本在低分辨率条件下使用0.33 NA单次曝光完成的视场区域,需要进行两次相邻的、分别使用不同歪像掩模的曝光来完成。显然,这种同层相邻的曝光必须通过设计进行合理拼接,而这对于电子设计自动化(EDA)而言又是另一项限制。 

  

  图3  ASML、Zeiss公司NA>0.5 的EUV歪像光刻系统计划,掩模图像放大率在x方向为4×,y方向为8×。(来源:Carl Zeiss SMT

  虽然对于制造大芯片而言,需要两倍的半视场掩模,但歪像原理的应用某种程度上降低了掩模制造的困难和挑战。Meiling提醒大家,“通过引入歪像原理,8×方向的条件被放宽,而4×方向则像通常节点推进要求的那样,仍然需要持续的改进提升。” 

  据ASML和Zeiss报道,“遮盖”镜片中央区域的理想孔洞,出乎意料地提升了每个镜片的传输能力,使之可以达到在0.33 NA光刻系统中“未遮盖”镜片传输能力的两倍之多。这些洞使得其反射光线能够穿过对方,从而排列起来可以获得更好的反射效果。理论上,每次NA>0.5的半视场曝光速度可以达到0.33 NA全视场曝光速度的两倍,但不可避免地会损失部分产率。对于晶片而言,两倍的步进次数将不得不降低部分产量。 

  虽然两次拼接的NA>0.5的EUV光刻曝光很有挑战性,但目前所知的其它备选方案似乎只会有更低的产率和产量: 

  *  0.33 NA的全视场EUV双重曝光, 

  *  全视场的ArFi八重曝光,或 

  *  全视场的ArFi四重曝光,结合电子术导向刻写(EbDW)或导向自组装技术(DSA)。 

  ASML公司单套面向大规模生产的EUV光刻系统预计花费约1亿美元。正如ASML公司在10月31日,即今年的投资者日上透露,ASML的模型显示,一套前沿领先的逻辑电路生产线(每月约4.5万片初制晶圆规模)将需要配套采购7-12套EUV光刻系统以完成“7nm节点”设计中6-10层EUV光刻的需求。假设每套光刻设备花费超过1亿美元,一套前沿领先的逻辑电路车间将耗资约10亿美元以使用EUV来完成关键层的光刻。 

  由于引入EUV进行光刻的资本门槛高达近10亿美元之多,面向大规模制造的晶片厂商将寻求在其集成电路产品更迭至少一代后仍能获取生产价值的方案。如果生产商为其“7nm节点”选择使用0.33 NA的EUV光刻设备并投资了10亿美元,那么其将承担这些设备在几年以后无法满足“5nm节点”设计需求的风险。一些厂商也可能会选择在若干年内推进ArFi多重曝光图形技术,并以另一项光刻技术辅佐,以便推迟对EUV光刻设备的投资,直到NA>0.5的EUV光刻系统投产。 

  常哲编译自:http://semimd.com/blog/2016/11/28/high-na-euv-lithography-investment/ 

我来说两句
您尚未登录,请登录后发布评论! 【马上登录
评论列表
已有 0 条评论(查看更多评论)
友情链接
 
电话:021-69918000 传真:021-69918800 Processed in 0.028 second(s)
360网站安全检测平台 Powered by SIOM Copyright © 2014 www.siom.ac.cn, All Rights Reserved pv总量 访客数总量